芯片模拟设计

1、DDR/ONFI PHY(PMA+IO)模拟设计:负责N+1(4800MT/s以上)代际ONFI PMA+IO层架构设计、电路实现与仿真验证,包括PMA(BDL/DCC/DLL/CTLE/DFE等)、IO关键模块开发。 2、系统级集成与验证:将ONFI IP集成到SoC系统中,协同验证团队完成芯片级和系统级的仿真、调试与性能分析。 3、PI/SI协同:与硬件及芯片工程团队紧密合作,协同PI/SI分析并解决高速信号完整性、电源完整性问题,确保接口在系统级的鲁棒性。 4、技术预研与创新:跟踪ONFI协议及JEDEC相关标准、NAND的最新发展,参与前沿技术的研究与原型开发。

1、学历与经验:微电子、电子工程等相关专业硕士及以上学历,5年高速接口(优先DDR4/DDR5/ONFI5.0以上)芯片设计经验; 协议理解:深入理解ONFI5.x协议,或具备其他高速串行接口(如PCle,SATA,DDR4/5,USB)的设计经验; 2、精通CMOS模拟电路设计,具有高速I/O、时钟数据恢复电路的实际流片经验;熟练使用Cadence Virtuoso,HSPICE等工具。 3、个人素质:具备出色的分析问题、解决问题的能力,以及良好的团队协作和沟通能力。