2027校招-AI计算核设计工程师（北京/上海/成都/西安）

岗位职责

1. 参与AI加速器并行计算核前端的微架构设计、RTL、综合/STA到测试交付全流程；
2. 负责计算核前端关键模块设计，包括但不限于： ·指令译码与发射； ·执行流水线控制； ·调度与资源管理； ·寄存器文件及数据通路； ·核内Cache及本地存储。
3. 根据架构规范完成计算核微架构设计文档、模块接口定义及RTL实现，针对性能、功耗、面积（PPA）进行持续优化；
4. 联合 DV 搭建 UVM 接口、断言（SVA）并参与仿真回归；
5. 与架构/算法团队协作，对指令发射、存储层次和一致性协议提出实现约束。

任职要求

1. 硕士以上学历，电子信息/计算机体系结构/微电子等相关专业或有相关实习经验；
2. 扎实数字电路基础，熟练 SystemVerilog/Verilog，了解 SVA/UVM；熟悉Python/TCL 脚本；
3. 理解综合/STA/功耗分析基本方法；
4. 对 CUDA/SIMT/warp、共享内存、coalescing/bank 冲突有直观理解；
5. 加分项： ·GPGPU SM/NPU core设计经验； ·NoC及片上互联设计经验； ·L0/L1 Cache、Load/Store Unit设计经验。