芯片时序分析工程师（STA Signoff方向）

1.负责芯片全芯片及模块级静态时序分析（STA），主导时序收敛和Signoff工作 2.负责先进工艺节点下的时序分析方法论制定，包括AOCV/POCV等先进时序分析技术的应用 3.负责大芯片顶层时序约束（SDC）管理、时序收敛策略制定及复杂时序问题Debug 4.与前后端团队紧密配合，提供时序优化建议，推动芯片PPA目标达成 5.负责STA流程开发及自动化平台建设，提升时序分析效率和准确性 6.完成芯片流片前时序Signoff相关检查工作，确保时序质量满足流片要求

电子、通信、计算机等相关专业本科以上学历，7年以上芯片STA时序分析相关工作经验 精通主流STA分析工具和流程（PrimeTime/Tempus等） 1.具备丰富的先进工艺节点（7nm及以下）STA Signoff经验，熟悉AOCV/POCV等先进时序分析方法 2.具备大芯片（亿门级以上）顶层时序收敛和Signoff经验，能够独立处理复杂时序问题 3.熟练掌握脚本语言（如Tcl，Perl，Python），能够独立完成STA脚本及流程开发 4.具备全芯片ECO时序修复经验者优先 5.具备车规级芯片时序Signoff经验者优先